

Sistemas en Tiempo Real

3º Curso – Grado en Ingeniería Informática
Especialidad Ingeniería de Computadores



Sistemas en Tiempo Real

Programa de Teoría

Tema 1: Introducción a los Sistemas en Tiempo Real (2 h.)

Tema 2: Lenguajes para aplicaciones en Tiempo Real (2 h.)

Tema 3: Interfaces y Elementos Hardware (4 h.)

Tema 4: Concurrencia y Sincronización (6 h.)

Tema 5: Sistemas Operativos en Tiempo Real (6 h.)

Tema 6: Planificación de Tiempo Real (6 h.)





1. Estructura de los Sistemas de Control

1. Sistemas Centralizados
2. Sistemas Jerárquicos
3. Sistemas Distribuidos

2. Computadores, Microcontroladores y Procesadores Especializados

1. Temporizadores
2. Técnicas de Transferencia de Datos


Tema 3. Interfaces y Elementos Hardware

• Sistemas Centralizados

- Idea original debido a costes de los computadores: 1 único computador controla todos los subsistemas de una planta.
- El tiempo medio entre fallos del hardware en la década de 1960 estaba en el orden de unas pocas horas. Mientras se restauraba el sistema, la planta estaba parada: Software MUY restrictivo para evitar fallos debido al software.
- Aumento de la fiabilidad usando esquemas duales.
- Decaimiento a partir de 1970 con los microprocesadores.
- Aún en uso de manera más minoritaria y en plantas de muy pocos subsistemas.



Tema 3. Interfaces y Elementos Hardware




Tema 3. Interfaces y Elementos Hardware

• Sistemas Jerárquicos

- Sigue la estructura natural de toma de decisiones en una compañía.
- Estructura Piramidal:
 - Un elemento toma las decisiones de alto nivel para problemas muy complejos o que involucren a muchos subsistemas.
 - Muchos elementos toman las decisiones rápidas y de bajo nivel para problemas simples.
- Es una primera aproximación a la distribución de cargas.
- Puede presentar determinados problemas de bloqueo en caso de fallos en los elementos de control de nivel superior.



Tema 3. Interfaces y Elementos Hardware




Tema 3. Interfaces y Elementos Hardware

• Sistemas Distribuidos

- Muchos pequeños elementos de cómputo interconectados, con capacidades similares y responsabilidades de toma de decisión similares.
- El trabajo se divide entre diferentes elementos y se distribuye para su ejecución.
- Necesidad de comunicación entre nodos.
- Pueden cambiar dinámicamente de tareas y reestructurarse.
- Alta adaptación ante requisitos variantes y con alta redundancia ante fallos.
- Elevada dificultad.
- Mayor complejidad de hardware y de software.
- Es habitual mezclar jerárquico y distribuido.



Tema 3. Interfaces y Elementos Hardware



Tema 3. Interfaces y Elementos Hardware

1. Estructura de los Sistemas de Control
- ➔ 2. Microprocesadores, Microcontroladores y Procesadores Especializados
 1. Microcomputadores
 2. Microcontroladores
 3. Procesadores Especializados
1. Temporizadores
2. Técnicas de Transferencia de Datos



Tema 3. Interfaces y Elementos Hardware

- Microprocesadores
 - Se utilizan en sistemas de propósito general.
 - El rendimiento viene determinado por:
 - Potencia de proceso
 - Ancho de banda E/S
 - Estructura de interrupciones
 - Capacidad de Almacenamiento Masivo
 - Ventajas:
 - Alta potencia de cálculo
 - Versatilidad
 - Inconvenientes:
 - Alto coste.
 - Necesita más hardware para funcionar.
 - Altas necesidades de consumo energético.



Tema 3. Interfaces y Elementos Hardware

- Microcontroladores
 - Procesadores que tienen integrados dentro del mismo chip todos los elementos que componen un computador: CPU, memoria e interfaces E/S.
 - Incluyen elementos específicos para el control de sistemas: Conversores A/D, D/A, temporizadores, puertos serie/paralelo.
 - Principales diferencias arquitecturales:
 - Operaciones de manipulación de bit.
 - Rápido reconocimiento y procesamiento de interrupciones => Ej. Direcciones de salto fijas.
 - Operaciones de memoria simples rápidas: RAM interna.
 - Alta velocidad de cambio de contexto: Ej. Bancos de registros.
 - Ventajas:
 - Integración completa de un sistema: Poco hardware adicional.
 - Coste reducido.
 - Bajo consumo energético.
 - Inconvenientes:
 - Capacidad computacional reducida.
 - Menor número de herramientas software gratuitas disponibles.
 - Necesidad de un sistema "anfitrión" para desarrollar el sistema externamente.



Tema 3. Interfaces y Elementos Hardware

• Procesadores Especializados

- Son procesadores que realizan algunas operaciones o tareas específicas de alta complejidad o para ejecutar algunas tareas críticas.
- Suelen implementarse mediante arquitecturas RISC para facilitar la verificación formal.
- Para aumentar el rendimiento hay que abandonar la filosofía de arquitectura Von Neumann.
 - Procesadores Digitales de Señales
 - Procesadores Específicos: Codiseño Hardware/Software, SoC (System-on-Chip), etc.
- Ventajas:
 - Permiten ajustarse a requisitos temporales muy exigentes.
- Desventajas:
 - Muy caros.
 - Pocas herramientas software de soporte.
 - Hay que construir todo el software de sistema: drivers, etc.



Tema 3. Interfaces y Elementos Hardware

1. Estructura de los Sistemas de Control
2. Computadores, Microcontroladores y Procesadores Especializados
- ➔ 1. Temporizadores
 1. Reloj de Tiempo Real
 2. "Watchdog timer"
1. Técnicas de Transferencia de Datos



- **Temporizadores:** Reloj de Tiempo Real
 - Puede ser tan complejo como un reloj con múltiples alarmas programables o tan simple como un generador de pulsos.
 - Suelen tener alta precisión.
 - Sirven para medir el tiempo transcurrido (en ticks de reloj) con muy bajo error de estimación.
 - Suelen tener asociada una señal de interrupción para que el sistema ejecutivo pueda tener un control exacto del tiempo transcurrido (en segundos).




Tema 3. Interfaces y Elementos Hardware

• Temporizadores: "Watchdog timer"

- Consiste en un contador que se va incrementando con una cierta frecuencia, pudiendo ser reinicializado y puesto a cero.
- El desbordamiento en la cuenta del contador se produce en aquellos casos en los que se sobrepase un cierto límite temporal antes de que se haya reinicializado el contador.
- La señal de desbordamiento suele estar enlazada con la señal RESET del procesador o simplemente conectada a una interrupción que es procesada.
- Este mecanismo tan simple sirve para detectar lazos muertos y restaurar el sistema a un estado válido, permitiendo a la CPU continuar el procesamiento.



Tema 3. Interfaces y Elementos Hardware



Tema 3. Interfaces y Elementos Hardware

1. Estructura de los Sistemas de Control
2. Computadores, Microcontroladores y Procesadores Especializados
 1. Temporizadores
 - ➔ 2. Técnicas de Transferencia de Datos
 1. Muestreo (polling)
 2. Interrupciones
 3. Acceso directo a Memoria (DMA)
 4. Comparación entre las distintas técnicas



• Técnicas de Transferencia de Datos

- Prácticamente todas las tareas de un STR involucran transferencias de datos entre la CPU y dispositivos (sensores o actuadores) externos.
- Estas transferencias deben ser sincrónicas con la CPU. Diferente velocidad CPU/dispositivos externos.
- Poca eficacia en casos de control directo de los dispositivos externos directamente por la CPU: muchos ciclos de espera hasta que los dispositivos tengan los datos disponibles.
- Diversas técnicas de manejo de transferencias:
 - Muestreo
 - Interrupciones
 - DMA



Tema 3. Interfaces y Elementos Hardware


• Ejemplo Acceso a una Impresora

- Interfaz simple de una impresora (2 señales de control y 1 de datos)
- 2 señales de control:
 - STB: Indicación a la impresora de que tiene datos para impresora.
 - ACK: Indicación a la CPU de que ya se ha leído el dato y se puede pasar a procesar el siguiente.
- Proceso escritura:
 - Escribir el dato en el registro. Activar STB.
 - Esperar a ACK para poner un nuevo dato.




Tema 3. Interfaces y Elementos Hardware

Control Directo



Control Dedicado



Tema 3. Interfaces y Elementos Hardware

• Muestreo (polling)

- La CPU se encarga de ir chequeando un valor mediante un bucle que es modificado externamente.

```
POLLING:  IN AL, DIR_ACK      ; Espera ocupada
           AND AL, 01
           JZ POLLING

           MOV AL, DL         ; Envio de dato
           OUT DIR_DATOS, AL


           MOV AL, 01         ; Indico que hay un dato nuevo
           OUT DIR_STB, AL
```

- Se pueden dar dos mecanismos principales:
 - Espera ocupada (*busy wait*)
 - Transferencia condicional (no bloqueante).




Tema 3. Interfaces y Elementos Hardware

Espera Ocupada




Transferencia Condicional



Tema 3. Interfaces y Elementos Hardware

● Interrupciones

- Mecanismo que permite interrumpir temporalmente el flujo de ejecución de un programa para ejecutar un trozo de otro programa y continuar la ejecución de programa original de manera transparente a éste.



• Interrupciones

- Permiten sincronizar dispositivos lentos, delegando en un procesador específico la gestión mientras que la CPU continua la ejecución de otras tareas.
- Controlan otras señales hardware:
 - Reloj de Tiempo Real.
 - Alarmas de sensores.
 - Mantenimiento del sistema.
 - Fallo en el Hardware.
 - Fallo en la Alimentación.
 - Soporte de Depuración.
 - Entrada al Sistema Operativo.



Tema 3. Interfaces y Elementos Hardware

- Cambio de contexto transparente
 - Cuando se produce una interrupción, la gestión de ésta es transparente al programa en ejecución.
 - Para ello se almacenan los registros de la CPU y al terminar de ejecutarse la RTI se restauran los registros de la CPU con el valor almacenado.
 - ¿Qué se almacena?
 - ¿Cómo se almacena?
 - ¿Dónde se almacena?
 - Grabar contenido en zona especial de memoria.
 - Grabar contenido en la pila.
 - Tener varios bancos de registros auxiliares.




Tema 3. Interfaces y Elementos Hardware

- ¿Qué almacenar?
 - Todos los registros => Ineficiente salvo que sean pocos.
 - Contador de Programa y Flags => Almacenar el resto de registros utilizados es tarea del programador.
 - Ningún registro => Solo es útil si no se va a volver (Ej. Fallo crítico de alimentación)
- ¿Cómo regresar?
 - El programador es el encargado de restaurar los registros almacenados antes de retornar de la RTI. (Restauración en orden inverso al almacenamiento => Estructura Pila).
- Aspectos especiales
 - Si se desea imposibilitar otras interrupciones simultáneas, desactivar las interrupciones (CLI).
 - Antes de salir, volver a habilitar las interrupciones (STI)
 - Retornar mediante el retorno especial de interrupciones (IRET).




Tema 3. Interfaces y Elementos Hardware



Tema 3. Interfaces y Elementos Hardware

Inhabilitación de Interrupciones

- Las CPU suelen tener 2 señales de interrupción:
 - IRQ (Interruption ReQuest): Se puede habilitar/deshabilitar.
 - NMI (Non Maskable Interruption): No se puede deshabilitar.
- IRQ se puede habilitar/deshabilitar por software.



Tema 3. Interfaces y Elementos Hardware

- Mecanismos de respuesta a una interrupción
 - ¿Cómo determinar qué RTI se ha de ejecutar?
 - Transferir el control a una dirección fija.
 - Cargar el Contador de Programa (IP) con una dirección contenida en un registro o palabra de memoria.
 - Generar una señal de salida para capturar parte de la dirección de memoria donde se encuentra la dirección de la RTI.
 - Generar una señal de salida para capturar una instrucción dada por un dispositivo externo.
 - En las 2 primeras, el Hardware solo informa que se ha producido una interrupción, debe determinarse cuál vía software
 - En las 2 últimas, el Hardware externo identificará la interrupción y saltará directamente a la RTI asociada.



Tema 3. Interfaces y Elementos Hardware

- Interrupciones no determinadas por el hardware
 - Se determinará mediante el software cual ha sido la causa de la interrupción.
 - Se chequeará mediante *polling*.
 - *Polling* eficiente porque se sabe que, al menos, hay 1 señal activa.
 - Si hay más de una señal activa (más de una interrupción), ya no es tan eficiente => Mecanismos reducción tiempo:
 - Chequeo de las interrupciones más habituales primero.
 - Chequear interrupciones que requieran una respuesta rápida.
 - Si todas las interrupciones tienen el mismo tiempo de respuesta, rotar el orden de chequeo para garantizar que se atienden todas uniformemente.
 - Usando *polling* el método de prioridad puede ser tan flexible como se desee.




Tema 3. Interfaces y Elementos Hardware

- Interrupciones vectorizadas por el hardware
 - El hardware es el encargado de informar qué causa produjo la interrupción.
 - Las interrupciones están asociadas a un dispositivo externo y tienen asignados mecanismos de acceso a las RTI asociadas.
 - Necesidad de un mecanismo de arbitrio y asignación de prioridades entre distintas fuentes de interrupción:
 - "Daisy Chain".
 - Codificador de prioridad.



Tema 3. Interfaces y Elementos Hardware

- Estructura de Interrupciones mediante "Daisy Chain"
 - Existen varias modalidades de 2, 3 y 4 hilos.
 - Cada dispositivo en el sistema tiene asociado una unidad que posee 4 pines:
 - 1 pin de solicitud de interrupción (IRQ) [Entrada Externa]
 - 1 pin de solicitud de petición de ejecución RTI (REQ)
 - 2 pines para la estructura "Daisy Chain":
 - IEI (Interrupt Enable In)
 - IEO (Interrupt Enable Out)
 - IEO estará activo si:
 - IEI está activo.
 - Dicha unidad no tiene IRQ activo.
 - Si un dispositivo está solicitando interrupción (IRQ):
 - Si su IEI está activo => IEO pasa a inactivo hasta que finalice la ejecución de la RTI para impedir la ejecución de Interrupciones de menor prioridad.
 - Si su IEI está inactivo => Esperar hasta que se active.






• Estructura de Interrupciones mediante "Daisy Chain"

• Funcionamiento:

- Cuando un dispositivo recibe una solicitud de interrupción, IRQ se activa.
- El dispositivo solicita el control activando el bus común REQ.
- El árbitro recibe la solicitud y activa la salida GRANT (IEI del primer dispositivo):
 - Si GRANT ya estaba activa, la desactiva una iteración y la activa después.
 - Si GRANT no está activa, la activa
- Si el primer dispositivo no está solicitando la interrupción, activará IEO hasta que el dispositivo que lo solicite la reciba en cadena.
- Cuando se le concede al dispositivo solicitante, desactiva el REQ. El árbitro no desactiva la salida GRANT de activación.
- Cuando el dispositivo finaliza su rutina, desactiva IRQ y el árbitro desactiva GRANT.

Tema 3. Interfaces y Elementos Hardware



- Estructura de Interrupciones "Daisy Chain"
 - La prioridad viene determinada por la posición en la lista.
 - La prioridad está fijada previamente y no puede ser modificada vía software.
 - Hay que tener mucho cuidado con los tiempos de propagación y con la inhibición de interrupciones para poder garantizar que se garantizan las prioridades.




Tema 3. Interfaces y Elementos Hardware

- Estructura de Interrupciones mediante Codificador de Prioridad
 - Se solicita interrupción al sistema ante cualquiera de las N líneas que se activen y se genera un código de M bits especificando el número de la línea de interrupción activa.
 - En el caso de que haya más de una línea activa el codificador con prioridad generará el código de una de las líneas de acuerdo con la prioridad preestablecida.
 - Cuando se produce el reconocimiento de la interrupción se leerá por el bus de datos un valor que será distinto dependiendo de la interrupción más prioritaria que esté pedida.



Tema 3. Interfaces y Elementos Hardware



• Vectores de respuesta a las interrupciones


- El vector generado como respuesta a la interrupción puede ser:
 - Una instrucción (habitualmente JMP/CALL o IRET)
 - La dirección de la RTI
 - La dirección donde está almacenado el puntero a la RTI
 - Parte de la dirección de la RTI
 - Parte de la dirección donde está almacenado el puntero a la RTI



Tema 3. Interfaces y Elementos Hardware

● Interrupciones Multinivel


- En los STR no es admisible las interrupciones en un único nivel de prioridad.
- Se debe poder interrumpir el procesamiento de una interrupción por otra interrupción de más alta prioridad.
- Sin embargo, se debe impedir que una interrupción de menor nivel pueda interrumpir a otra con mayor prioridad: Enmascaramiento.



- Enmascaramiento de Interrupciones
 - Utilizando la estructura "Daisy Chain" el enmascaramiento de las interrupciones es automático y se produce al bloquear un dispositivo de alta prioridad todos los de baja prioridad (desactivando su IEO).
 - Utilizando la estructura codificación de prioridades es mucho más versátil, ya que utilizando un registro de máscara podemos inhibir cualquier interrupción (no solo las prioritarias, sino cualquiera).
 - Permite desactivar la interrupción asociada a una alarma: una vez se reconozca, ya no es necesario volver a tratarla y así no se consume tiempo de procesamiento.



Tema 3. Interfaces y Elementos Hardware



- Rutina de Tratamiento de la Interrupción (RTI)
 - Deshabilitar interrupciones
 - Guardar el entorno de trabajo y registro de máscaras
 - Colocar el nuevo registro de enmascaramiento
 - Habilitar interrupciones
 - Ejecutar la RTI en sí
 - Deshabilitar las interrupciones
 - Colocar el registro de enmascaramiento antiguo
 - Colocar los registros almacenados previamente
 - Habilitar de nuevo las interrupciones
 - Retornar de la RTI





• Ejemplo de RTI

```
RTI_INTx proc far

    CLI                ; Inhabilitamos Interrupciones: No se admiten más
                      ; interrupciones. (Opcional)

    PUSH EAX           ; Guardar los registros que se utilicen dentro
    PUSH EBX           ; de la RTI. (Opcional)
    ...

    ; Código de la RTI

    ...

    POP EBX            ; Antes de salir, restauramos el contenido de los
    POP EAX            ; registros en orden inverso al almacenado.

    STI                ; Habilitamos Interrupciones: Volvemos a admitir
                      ; interrupciones.

    IRET               ; Retorno de Interrupción:
                      ; Saca 3 de la pila Flags, IP, CS

RTI_INTx endpN
```

Tema 3. Interfaces y Elementos Hardware

• Acceso directo a Memoria (DMA)

- Consiste en transferir datos desde/a el dispositivo de E/S directamente a la memoria principal sin pasar por la CPU. También permite mover/copiar bloques de memoria de una zona a otra de la memoria.
- El controlador de DMA es el encargado de estas transferencias. Es un procesador dedicado y eficiente, ya que evita pasar por la CPU y permite que ésta se dedique a otras tareas.
- Para que el DMA pueda iniciar las transferencias, la CPU debe ceder el “mastering” de los buses:
 - CPU cede el control de los buses hasta que el DMA haya finalizado todas las transferencias => Puede provocar problemas de Tº Real.
 - CPU cede el control de los buses y puede recuperarlos solicitándolos al DMA antes de que éste finalice completamente.





• Acceso directo a Memoria (DMA)

- Hay tres métodos principales de transferencia de datos:
 - Modo ráfaga ("burst mode")
 - El controlador DMA solicita los buses a la CPU y realiza la transferencia completa. Puede afectar al tiempo de respuesta del sistema en el caso que se produzca un evento que deba de ser atendida inmediatamente.
 - Modo distribuido
 - El controlador DMA solicita los buses a la CPU para hacer una única transferencia (de uno o varios bytes) y cede el control rápidamente a la CPU. Solo afectaría a STR que utilice "busy waiting" para el cálculo de tiempo.
 - Modo oculto ("cycle-stealing")
 - El controlador DMA toma el control de los buses cuando la CPU no está siendo utilizada. Es la que menos afecta al tiempo del sistema, pero es la más lenta y delicada. Necesita Hardware especial que detecte esos ciclos "ociosos".

Tema 3. Interfaces y Elementos Hardware

- Comparación entre las distintas técnicas
 - El “*polling*” es el método más sencillo para transferir datos en términos de facilidad de programación y chequeo del programa.
 - El mecanismo de interrupciones es más eficiente que el “*polling*” . Pero los programas son menos estructurados. Son difíciles de chequear (los errores dependen del tiempo). Las interrupciones son el método más eficaz para dispositivos que no transfieren grandes bloques de datos de una vez.
 - Si se necesitan altas velocidades de transferencia, las interrupciones no son eficientes: se producen muchos tiempos muertos entre que se produce la interrupción hasta que se ejecuta la rutina de interrupción. En este caso, lo más eficiente serían las transferencias DMA.



Preguntas ...

Volver

